# **BEST AVAILABLE COPY**

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

07419201 \*\*Image available\*\*

USING THE SAME, CAMERA SHIFT REGISTER AND DISPLAY DEVICE

SYSTEM, AND PORTABLE TERMINAL DEVICE

PUB. NO.:

**2002-287711** [JP 2002287711 A]

PUBLISHED:

October 04, 2002 (20021004)

INVENTOR(s): TATEUCHI MITSURU

**AOYAMA TAKASHI** 

APPLICANT(s): SONY CORP

TOYOTA INDUSTRIES CORP

APPL. NO.:

2001-091682 [JP 200191682]

FILED:

March 28, 2001 (20010328)

INTL CLASS:

G09G-003/36; G02F-001/133; G09G-003/20; H04N-005/66

#### ABSTRACT

PROBLEM TO BE SOLVED: To solve such problems that a response time from a clock pulse edge up to a shift pulse output is lengthened when a circuit configuration using a D-FF is employed for every transfer stage, and not only the circuit scale but also the power consumption increase as much. SOLUTION: In the shift register with a level shift function, each transfer stage is composed of an OR gate 11n for receiving a pulse transferred from the preceding stage as one of the inputs, a level shifter 12n for shifting the levels of the clocks CK, XCK in the state permitting level shift operation in response to the output signal ENn of the OR gate 11n, and an AND gate 13n for ANDing the output signal ENn of the OR gate 11n and the level-shifted clock CK, and outputting the output pulse as a shift pulse to own stage and a transfer pulse On to the next stage via a buffer 14n, to give it to the OR gate 11n as the other input at the same time.

### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

# (11)特許出願公開番号 特開2002-287711

(P2002-287711A)(43)公開日 平成14年10月4日(2002.10.4)

(51) Int. Cl. 7	識別記号	FΙ					テーマコート・	(参考)	
G09G 3/36		G09G	3/36 2H093						
G02F 1/133	505	G02F	1/133	133 505			5C006		
G09G 3/20	611	G09G 3/20		611	A	5C0	5C058		
	623	į		623	H	5C0	80		
	680			680	S				
	審査請求	未請求	請求項の数7	OL	(全12頁)		最終頁に続く		
(21)出顧番号	特顧2001-91682(P2001-91682)	(71)出	(71)出願人 000002185 ソニー株式会社						
(22)出願日	平成13年3月28日(2001.3.28)	東京都品川区北品川6丁目7番35号 (71)出願人 000003218 株式会社豊田自動織機 愛知県刈谷市豊田町2丁目1番地							
		(72)発	明者 建内 湖	建内 満 東京都品川区北品川6丁目7番35号 ソニ					


最終頁に続く

## (54) 【発明の名称】シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置

#### (57)【要約】

【課題】 各転送段ごとにD-FFを用いた回路構成を 採ると、クロックのパルスエッジからシフトパルスの出 力までの応答時間が長くなり、またその分だけ回路規模 が増大するとともに消費電力も増加する。

【解決手段】 レベルシフト機能付きのシフトレジスタ において、転送段の各々を、前段からの転送パルスQn -1を一方の入力とするORゲート11nと、このOR ゲート11nの出力信号ENnに応答してレベルシフト 動作可能な状態となってクロックCK、XCKのレベル をシフトするレベルシフタ12nと、ORゲート11n の出力信号ENnとレベルシフト後のクロックCKとの **論理積をとり、その出力パルスを自段のシフトパルス〇** UTnおよびパッファ14nを介して次段への転送パル スQnとして出力するとともに、ORゲート11nに対 してその他方の入力として与えるANDゲート13nと によって構成する。



一株式会社内

弁理士 船橋 國則

(74)代理人 100086298

#### 【特許請求の範囲】

【請求項1】 縦続接続された転送段の各々が、

前段から供給される転送パルスを一方の入力とするOR ゲートと、

前記ORゲートの出力信号に応答してレベルシフト動作 可能な状態となってクロック信号のレベルをシフトする レベルシフタと、

前記ORゲートの出力信号と前記レベルシフタでレベルシフトされたクロック信号との論理積をとり、その出力信号を自段のシフトパルスおよび次段への転送パルスと 10 して出力するとともに、前記ORゲートに対してその他方の入力として与えるANDゲートとを有することを特徴とするシフトレジスタ。

【請求項2】 前記ORゲート、前記レベルシフタおよび前記ANDゲートは、薄膜トランジスタによって形成されていることを特徴とする請求項1記載のシフトレジスタ。

【請求項3】 画素が行列状に配置されてなる画素部と、

前記画素部の各画素を行単位で選択する垂直駆動系と、 前記垂直駆動系によって選択された行の各画素に情報を 書き込む水平駆動系とを具備し、

前記垂直駆動系および前記水平駆動系の少なくとも一方の走査系を構成するシフトレジスタの各転送段が、

前段から供給される転送パルスを一方の入力とするOR ゲートと、

前記ORゲートの出力信号に応答してレベルシフト動作 可能な状態となってクロック信号のレベルをシフトする レベルシフタと、

前記ORゲートの出力信号と前記レベルシフタでレベル 30 シフトされたクロック信号との論理積をとり、その出力信号を自段のシフトバルスおよび次段への転送バルスとして出力するとともに、前記ORゲートに対してその他方の入力として与えるANDゲートとを各々有することを特徴する表示装置。

【請求項4】 前記垂直駆動系および前記水平駆動系が 前記画素部と同一基板上に一体的に形成されていること を特徴とする請求項3記載の表示装置。

【請求項5】 前記シフトレジスタは、前記画素部の画素トランジスタ、前記垂直駆動系および前記水平駆動系 40 と共に薄膜トランジスタを用いて形成されていることを特徴とする請求項4記載の表示装置。

【請求項6】 前段から供給される転送パルスを一方の 入力とするORゲートと、

前記ORゲートの出力信号に応答してレベルシフト動作 可能な状態となってクロック信号のレベルをシフトする レベルシフタと、

前記ORゲートの出力信号と前記レベルシフタでレベルシフトされたクロック信号との論理積をとり、その出力信号を自段のシフトパルスおよび次段への転送パルスと 50

して出力するとともに、前記ORゲートに対してその他 方の入力として与えるANDゲートとを各々有する転送 段を縦続接続してなるシフトレジスタを用いて走査系を 構成してなる表示装置を具備することを特徴とするカメ ラシステム。

【請求項7】 前段から供給される転送パルスを一方の 入力とするORゲートと、

前記ORゲートの出力信号に応答して動作状態となって クロック信号のレベルをシフトするレベルシフタと、

前記ORゲートの出力信号と前記レベルシフタでレベルシフトされたクロック信号との論理積をとり、その出力信号を自段のシフトパルスおよび次段への転送パルスとして出力するとともに、前記ORゲートに対してその他方の入力として与えるANDゲートとを各々有する転送段を縦続接続してなるシフトレジスタを用いて走査系を構成してなる表示装置を具備することを特徴とする携帯端末装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置に関し、特にレベルシフト機能を持つシフトレジスタおよびこれを用いた表示装置、ならびに当該表示装置を具備するカメラシステムおよび携帯端末装置に関する。

[0002]

【従来の技術】表示装置、例えば液晶表示装置として、 画素が行列状に配置された画素部を駆動するための駆動 回路を、画素部と同一の基板(液晶パネル)上に一体的 に形成してなるいわゆる駆動回路一体型液晶表示装置が ある。この駆動回路一体型液晶表示装置では、外部IC から例えばTTL信号の低電圧振幅レベルが液晶パネル 内に供給されることから、液晶パネル内ではこの低電圧 振幅レベルを、液晶の駆動に必要な高電圧振幅レベルに 変換する必要がある。

【0003】一例として、水平駆動系を考えると、当該水平駆動系では従来、外部から与えられる水平スタートパルスHstについては液晶パネル内に設けられたレベル変換回路で高電圧振幅レベルに変換して水平スキャナに供給し、外部から与えられる水平クロックHckについては低電圧振幅レベルのまま水平スキャナに供給し、その水平スキャナを構成するシフトレジスタに内蔵されたレベルシフタで高電圧振幅レベルに変換する構成が採られていた。

【0004】そのため、駆動回路一体型液晶表示装置では、水平スキャナを構成するシフトレジスタとして、レベルシフト機能を持つシフトレジスタを用いていた。このレベルシフト機能付きシフトレジスタの従来例を図8に示す。ここでは、n段目の転送段(レジスタ段)の構成を例にとって説明するが、他の転送段も全く同じ構成

となっている。

【0005】前段(n-1段)から供給される転送パル スQn-1は、Dタイプフリップフロップ(以下、単に D-FFと記す) 101nに対してそのD入力として与 えられるとともに、ANDゲート102nおよびORゲ ート103nに対してそれらの各一方の入力として与え られる。D-FF101nのQ出力は、パッファ104 nを介して転送パルスQnとして次段(n+1段)に供 給されるとともに、ANDゲート102nおよびORゲ ート103mに対してそれらの各他方の入力として与え 10 られる。

【0006】ANDゲート102nの出力パルスは自段 の水平走査パルス〇UTnとなる。〇Rゲート103n の出力は、レベルシフタ105nに対してこれをレベル シフト動作可能な状態とさせるためのON制御パルスと して与えられる。レベルシフタ105nには、アクティ プLow(低レベルがアクティブ)のリセットパルスX RESETが与えられるとともに、互いに逆相のクロッ クCK、XCKが与えられる。これらクロックCK、X CKは、低電圧振幅の水平クロックHck (同相のクロ 20 ックおよび逆相のクロック)である。

【0007】レベルシフタ105nは、ORゲート10 3 nからON制御パルスが与えられることでレベルシフ ト動作可能な状態となり、低電圧振幅の水平クロックH ckであるクロックCK、XCKを高電圧振幅のクロッ クにレベル変換(レベルシフト)してD-FF101n に対してそのクロック(CK)入力として与える。n段 目では、クロックCKについてレベルシフト動作が行わ

ト機能付きシフトレジスタの回路動作について、図9の タイミングチャートを用いてn段目の回路動作を中心に 説明する。なお、図9のタイミングチャートには、n-1段目~n+1段目の各部の信号のタイミング関係が示 されている。

【0009】n-1段目から転送パルスQn-1が入力 され、これがORゲート103を通してレベルシフタ1 05nにON制御パルスとして与えられることにより、 レベルシフタ105nはレベルシフト動作可能な状態と なり、低電圧振幅のクロックCK、XCKを高電圧振幅 40 のクロックにレベル変換する。このレベル変換されたク ロックCKはD-FF101nにそのCK入力として与

【0010】 転送パルスQn-1は同時に、D-FF1 01nに対してそのD入力として与えられる。すると、 D-FF101nのQ出力FFnがクロックCKの立ち 上がりのタイミングで低レベル(以下、"L"レベルと 記す)から高レベル(以下、"H"レベルと記す)に遷 移する。このD-FF101nのQ出力FFnがORゲ ルスとして与えられることで、レベルシフタ105nは

引き続きレベルシフト動作可能な状態を維持して、クロ ックCK、XCKに対するレベル変換動作を続ける。

【0011】D-FF101nのQ出力FFnはさら に、バッファ104nを経由して自段の転送パルスQn としてn+1段目に供給されるとともに、ANDゲート 102nにも供給される。ANDゲート102nでは、 前段からの転送パルスQn-1とD-FF101nのQ 出力FFnとの論理積演算が行われる。そして、このA NDゲート102nの論理積出力が、自段の水平走査パ ルスOUTnとして出力されることになる。

[0012]

【発明が解決しようとする課題】ところで、パルスを順 **次転送するシフトレジスタにおいて、各転送段間で転送** パルスを伝送する配線には、図10の等価回路図に示す ように、抵抗や容量などの寄生素子が少なからず存在 し、この寄生素子の影響によって転送パルスに遅延が生 じるのは避けられない問題である。この遅延は、AND ゲート102nを通して水平走査パルスOUTnの遅延 の原因となって現れる。

【0013】特に、上述した従来例に係るシフトレジス タでは、転送パルスQn-1のパルス幅をクロックCK の1周期とし、この転送パルスQn-1をD-FF10 1 n でラッチし、そのラッチ出力パルスと転送パルスQ n-1との論理積をANDゲート102nでとって水平 走査パルスOUTnとして出力する構成を採っているこ とから、D-FF101nでの遅延も発生し、その遅延 時間も加わることになるため、クロックCK、XCKの パルスエッジから水平走査パルス〇UTnの出力までの 【0008】次に、上記構成の従来例に係るレベルシフ 30 応答時間が長くなるという課題があった。さらに、D-FF101nの存在によってその分だけ回路規模が増大 するとともに、消費電力も増加するという課題があっ た。

> 【0014】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、クロックに対するシ フトパルスの出力の応答性に優れるとともに、回路規模 の縮小化および低消費電力化を可能にしたレベルシフト 機能付きシフトレジスタおよびこれを用いた表示装置、 ならびに当該表示装置を具備するカメラシステムおよび 携帯端末装置を提供することにある。

[0015]

【課題を解決するための手段】本発明によるシフトレジ スタは、縦続接続された転送段の各々が、前段から供給 される転送パルスを一方の入力とするORゲートと、こ のORゲートの出力信号に応答して動作状態となってク ロック信号のレベルをシフトするレベルシフタと、OR ゲートの出力信号とレベルシフタでレベルシフトされた クロック信号との論理積をとり、その出力信号を自段の シフトパルスおよび次段への転送パルスとして出力する ート103を通してレベルシフタ105mにON制御パ 50 とともに、ORゲートに対してその他方の入力として与

えるANDゲートとを有する構成となっている。

【0016】上記構成のレベルシフタ機能付きシフトレ ジスタにおいて、ORゲートは前段から供給される転送 パルスと自段のシフトパルスとの論理和をとり、レベル シフタにレベルシフト動作可能な状態とする制御信号と して与える。レベルシフタはこれに応答してクロック信 号のレベルシフト動作を行い、そのレベルシフト後のク ロック信号をANDゲートに与える。すると、ANDゲ ートは、ORゲートの出力信号とレベルシフト後のクロ ック信号との論理積をとり、自段のシフトバルスおよび 10 次段への転送パルスとして出力する。このレベルシフタ 機能付きシフトレジスタは、表示装置の走査系を構成す るシフトレジスタとして用いられる。そして、この表示 装置は、カメラシステムや携帯端末装置において、その 表示装置として搭載される。

#### [0017]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。図1は、本発明の一 実施形態に係るレベルシフト機能付きシフトレジスタの 構成を示すブロック図である。ここでは、図面の簡略化 20 のために、n-1段目、n段目、n+1段目の各転送段 10n-1, 10n, 10n+1のみを示している。ま た、縦続接続された各転送段は同じ構成となっているの で、n段目の転送段10nの場合を例にとってその具体 的な構成について説明するものとする。

【0018】図1において、n段目の転送段10nは、 2入力ORゲート11n、レベルシフタ12n、2入力 ANDゲート13nおよびパッファ14nを有する構成 となっている。ORゲート11nは、n-1段目から供 給される転送パルスQn-1を一方の入力とし、AND 30 ゲート13nの出力を他方の入力としている。ORゲー ト11nの論理和信号ENnは、レベルシフタ12nに 対してそのON制御信号、即ちレベルシフト動作可能な 状態とするための制御信号として与えられるとともに、 ANDゲート13nに対してその一方の入力として与え られる。

【0019】レベルシフタ12nにはアクティブLow のリセットパルスXRESETが与えられるとともに、 例えば低電圧振幅の互いに逆相のクロックCK、XCK nからON制御信号が与えられることによってレベルシ フト動作可能な状態となり、低電圧振幅のクロックC K. XCKを高電圧振幅のクロックCK, XCKにレベ ルシフト(レベル変換)する。

【0020】ここで、レベルシフタに対する低電圧振幅 のクロックCK、XCKの入力については、各段ごとに 交互に正相、逆相の繰り返しで入力される。すなわち、 レベルシフタ12nにはクロックCK, XCKがCK入 カ、XCK入力として与えられ、レベルシフタ12n-1, 12n+1にはクロックCK, XCKがXCK入

力、CK入力として与えられる。したがって、本段(n 段) ではレベル変換後のクロックCKが、ANDゲート 13nに対してその他方の入力として与えられることに

[0021] ANDゲート13nの論理積信号は、自段 のシフトパルスOUTnとして出力されるとともに、O Rゲート11nに対してその他方の入力として与えら れ、さらにパッファ14nを経由して自段の転送パルス Qnとして次段 (n+1段) の転送段10n+1に供給 される。

【0022】以下、上記構成の本実施形態に係るレベル シフト機能付きシフトレジスタの回路動作について、図 2のタイミングチャートを用いてn段目を中心に説明す る。なお、図2のタイミングチャートには、n-1段目 ~n+1段目の各部の信号のタイミング関係が示されて いる。

【0023】n-1段目の転送段10n-1から出力さ れる転送パルスQn-1がn段目の転送段10nに供給 される。ここで、図3の等価回路に示すように、n-1 段目の転送段10n-1からn段目の転送段10nに転 寄生素子が少なからず存在し、その影響を受けることに よって転送パルスQn-1は、n-1段目のシフトパル ス〇UTn-1に対して若干の遅れ(遅延時間Td)を もってn段目の転送段10nに供給される。

【0024】転送パルスQn-1がn段目の転送段10 nに入力されると、ORゲート11nの論理和信号EN nが "H" レベルとなり、レベルシフタ12nにそのO N制御信号として与えられるとともに、ANDゲート1 3 nに一方の入力として与えられる。これにより、レベ ルシフタ12nが動作状態、即ちレベルシフト動作が可 能な状態となる。

【0025】そして、クロックCK, XCKが"H"レ ベルになると、レベルシフタ12nにおいて、低電圧振 幅のクロックCK、XCKを高電圧振幅のクロックC K. XCKにレベルシフトする動作が行われる。ここ で、転送パルスQn-1には先述した配線の寄生素子に 起因する遅延があり、クロックCKが"H"レベルに遷 移した後に転送パルスQn-1が"L"レベルに遷移す が与えられる。レベルシフタ12mは、ORゲート11 40 るため、クロックCKが立ち上がる前にレベルシフタ1 2 n が非動作状態になることはない。

> 【0026】レペルシフタ10nでレベル変換されたク ロックCKがANDゲート13nにその他方の入力とし て与えられると、ANDゲート13nにおいて、ORゲ ート11nの論理和信号ENn、即ち前段からの転送パ ルスQn-1とレベル変換後のクロックCKとの論理積 がとられ、その論理積信号が自段のシフトパルスOUT nとして出力されるとともに、パッファ14nを経て転 送パルスQnとして次段(n+1段)の転送段10n+ 50 1に供給される。

ネルMOSトランジスタQp5、Qp6が直列に接続されている。MOSトランジスタQn2のドレイン(MOSトランジスタQp2のドレイン)と電源VDDとの間には、PチャンネルMOSトランジスタQp7、Qp8が並列に接続されている。

【0027】ANDゲート13nの論理積信号はさらに、ORゲート11nを通して論理和信号ENnとなり、レベルシフタ12nにそのON制御信号として、ANDゲート13nにその一方の入力として与えられる。これにより、レベルシフタ12nは引き続き動作状態を維持して、クロックCK、XCKに対するレベル変換動作を続ける。

【0034】MOSトランジスタQp3、Qp5、Qp7の各ゲートには、MOSトランジスタQn2のドレイン出力がインパータ22で反転されて与えられる。MOSトランジスタQp4、Qp6の各ゲートには、前段からの転送パルスQn-1が直接与えられる。MOSトランジスタQp8のゲートには、アクティブLowのリセットパルスXRESETが与えられる。

【0028】次に、クロックCKが"H"レベルから "L"レベルに遷移すると、ANDゲート13nの論理 積信号、即ちシフトパルスOUTnが"L"レベルとな 10 り、ORゲート11nの論理和信号ENnも"L"レベ ルとなるので、レベルシフタ12nが非動作状態、即ち クロックCK、XCKのレベルシフト動作が不可能な状 態となる。その結果、ANDゲート13nからはクロッ クCKと同じパルス幅、即ちクロックCKの半周期のパ ルス幅のパルス信号が、自段のシフトパルスOUTnと して出力されるとともに、自段の転送パルスQnとして パッファ14nを経由して次段(n+1段)の転送段1 0n+1に供給される。

[0035] MOSトランジスタQp1のゲートには、 互いに並列に接続されたNチャンネルMOSトランジス タQn5, Qn6を介してクロックXCKが与えられ る。MOSトランジスタQp2のゲートには、互いに並 列に接続されたNチャンネルMOSトランジスタQn 7, Qn8を介してクロックCKが与えられる。MOSトランジスタQn5, Qn7の各ゲートには、前段から の転送パルスQn-1が直接与えられる。MOSトランジスタQn6, Qn8の各ゲートには、MOSトランジスタQn2のドレイン出力がインパータ22で反転され て与えられる。

【0029】図4は、上記実施形態に係るレベルシフト機能付きシフトレジスタにおいて、n段目の転送段10 nを実現するための具体的な回路構成の一例を示す回路 図である。

【0036】次に、上記構成の転送部10nのリセット時、休止時、スタンバイ時およびレベルシフト動作時の各回路動作について説明する。

【0030】図4において、NチャンネルMOSトランジスタQn1、Qn2は、ゲートが相互に接続されかつMOSトランジスタQn1がゲートとドレインが共通接続されたダイオード接続となっていることで、カレントミラー回路21を構成している。MOSトランジスタQn1、Qn2の各ソースには、低電圧振幅の逆相のクロックCK、XCKがそれぞれ入力される。

【0037】(1) リセット時

【0031】 このカレントミラー回路 21 において、M OSトランジスタQ n2 のドレイン出力が、インパータ 22 で反転されて自段のシフトパルスOUT n として出力されるとともに、バッファ 23 (図1 のパッファ14 n に相当) を経由して自段の転送パルスQ n として n+1 段目の転送段 10n+1 に供給される。

リセット時、リセットパルスXRESETが"L"レベルになるので、MOSトランジスタQp8がオン状態と30 なる。すると、インバータ22の入力が"H"レベルになるため、その出力OUTnは"L"レベルに固定される。このときまだ、前段から転送パルスQn-1が供給されておらず、インパータ24の出力が"H"レベルの状態にあり、またMOSトランジスタQp8がオンすることでMOSトランジスタQn4のゲートが"H"レベルとなるため、MOSトランジスタQn3、Qn4が共にオン状態となる。

【0032】MOSトランジスタQn1,Qn2の各ドレインと電源VDDとの間には、PチャンネルMOSトランジスタQp1,Qp2がそれぞれ接続されている。MOSトランジスタQn1のドレインとGNDとの間に 40は、NチャンネルMOSトランジスタQn3,Qn4が直列に接続されている。MOSトランジスタQn3のゲートには、前段からの転送パルスQn-1がインバータ24で反転されて与えられる。MOSトランジスタQn4のゲートには、MOSトランジスタQn2のドレイン出力が直接与えられる。

【0038】MOSトランジスタQn3、Qn4がオンすると、カレントミラー回路21のMOSトランジスタQn1、Qn2の各ゲートが"L"レベルとなるため、これらMOSトランジスタQn1、Qn2はオフ状態となる。さらに、MOSトランジスタQn5、Qn6、Qn7、Qn8がオフ状態となり、MOSトランジスタQp3、Qp4、Qp5、Qp6がオン状態となるため、MOSトランジスタQp1、Qp2のゲートが"H"レベルとなり、MOSトランジスタQp1、Qp2はオフ状態となる。故に、リセット時には、MOSトランジスタQn1、Qp2はオフスタQn1、Qn2およびMOSトランジスタQp1、Qp2には電流は流れない。

【0033】MOSトランジスタQp1のゲートで電源 VDDとの間には、PチャンネルMOSトランジスタQ p3, Qp4が直列に接続されている。MOSトランジ スタQp2のゲートで電源VDDとの間には、Pチャン 50

【0039】(2)休止時

リセットパルスXRESETが "H" レベルになり、MOSトランジスタQp8がオフ状態となるが、インパータ22の出力OUTnが "L" レベルにあることによってMOSトランジスタQp7がオン状態にあるため、インパータ22の入力が "H" レベルの状態を維持し、したがって出力OUTnは "L" レベルに保持される。

【0040】リセット時と同様に、MOSトランジスタQn3、Qn4がオンするため、MOSトランジスタQn1、Qn2は各ゲートが"L"レベルとなり、したがってオフ状態となる。さらに、MOSトランジスタQn105~Qn8がオフ、MOSトランジスタQp3~Qp6がオンするため、MOSトランジスタQp1、Qp2のゲートが"H"レベルとなり、MOSトランジスタQp1、Qp2はオフ状態となる。故に、休止時にも、MOSトランジスタQn1、Qp2には電流が流れない。

【0041】(3) スタンパイ時

前段から "H" レベルの転送パルスQn-1が入力されると、MOSトランジスPQn3, Qp4, Qp6がオフ状態となり、PPSののSトランジスPQn5, PPS0 の大態となるため、PPS0 のSトランジスPPS0 のオフ状態が解除される。また、PPS0 の電圧がPPS0 の電圧が

【0042】このとき、MOSトランジスタQp1, Qp2, Qn1, Qn2の各ゲート-ソース間電圧をVgs(p1), Vgs(p2), Vgs(n1), Vgs(n2)とすると、それらの関係は、

Vgs (p1) < Vgs (p2)Vgs (n1) > Vgs (n2)

となる。

【0043】仮に、MOSトランジスタQp1, Qp2 およびMOSトランジスタQn1, Qn2のサイズ比が 1対1ならば、MOSトランジスタQp1, Qp2, Qn1, Qn2に流れようとする電流をI (p1), I (p2), I (n1), I (n2) とすると、それらの 関係は、

I(p2) > I(p1) = I(n1) > I(n2)となる。よって、MOSトランジスタQp2, Qn2の 40 各ドレイン電圧は"H" レベルに保持される。

【0044】(4) レベルシフト動作時 クロックCKの電圧がVpp、クロックXCKの電圧が 0Vとなると、Vgs (p1), Vgs (p2), Vg s (n1), Vgs (n2)の関係は、

Vgs (p1) > Vgs (p2)

Vgs(n1) < Vgs(n2)

となる。

【0045】仮に、MOSトランジスタQp1,Qp2 要であり、異なる導電型であるMOSトランジスタQpおよびMOSトランジスタQn1,Qn2のサイズ比が 50 1とQn1およびQp2とQn2のマッチングはレベル

1対1ならば、I (p1), I (p2), I (n1), I (n2)の関係は、

I(p2) < I(p1) = I(n1) < I(n2) となる。したがって、MOShランジスタQp2, Qn2の各ドレイン電圧はほぼ"L"レベルになる。そして、このドレイン電圧はインバータ22によって反転され、VDDレベルである"H"レベルにレベルシフトされる。

[0046] この後、転送パルスQn-1が"L" レベルになって、MOSトランジスPQn4, Qn5, Qn7, Qp3, Qp5がオフしても、MOSトランジスPQn6, Qn8がオンするので、MOSトランジスPQn1, Qp2およびMOSトランジスPQn1, PQn2がオフ状態になることはない。

【0047】次に、クロックCKの電圧が0V、クロックXCKの電圧がVppとなると、Vgs (p1), Vgs (p2), Vgs (n2)の関係は、

Vgs (p1) <Vgs (p2) 20 Vgs (n1) >Vgs (n2)

となる。

【0048】仮に、MOSトランジスタQp1, Qp2 およびMOSトランジスタQn1, Qn2のサイズ比が 1対1ならば、I (p1), I (p2), I (n1), I (n2)の関係は、

I (p2) > I (p1) = I (n1) > I (n2) となる。よって、MOSトランジスタQp2、Qn2の 各ドレイン電圧は"H"レベルになる。そして、このドレイン電圧はインバータ22によって反転され、"L" 30 レベルにレベルシフトされる(OUTn)。

【0049】すると、MOSトランジスタQn3, Qn4がオンするので、MOSトランジスタQn1, Qn2 の各ゲート電位が "L" レベルとなり、これらMOSトランジスタQn1, Qn2はオフ状態になる。さらに、MOSトランジスタQn5, Qn6, Qn7, Qn8がオフし、MOSトランジスタQp3, Qp4, Qp5, Qp6がオンするので、MOSトランジスタQp1, Qp2の各ゲート電位が "H" レベルとなり、これらMOSトランジスタQp1, Qp2もオフする。

【0050】しかし、MOSトランジスタQp7がオンすることにより、MOSトランジスタQp2, Qn2の各ドレイン電位が確実に"H"レベルになり、また出力OUTnは"L"レベルで保持される。ここで、再び、上述した休止状態(2)となり、上述した回路動作が繰り返される。

【0051】上述した回路構成のレベルシフト機能付き シフトレジスタは、同じ導電型MOSトランジスタQp 1とQp2およびQn1とQn2のマッチングのみが重 要であり、異なる導電型であるMOSトランジスタQp 1とQn1およびQp2とQn2のマッチングはレベル

11

シフト動作マージンにさほど影響を与えないので、薄膜 トランジスタを使用した製造ばらつきの大きいプロセス に対して動作マージンが大である。また、MOSトラン ジスタQn1, Qn2からなるカレントミラー回路21 のカレントミラー比をクロックCK、XCKの反転ごと に積極的に変化させることにより、ダイナミック応答の 向上も可能である。

【0052】以上のように、本実施形態に係るレベルシ フト機能付きシフトレジスタにおいては、転送パルスの パルス幅をクロックCKの半周期とするとともに、各転 10 送段間で転送パルスを伝送する配線に存在する抵抗や容 量などの寄生素子の影響によって転送パルスに生じる遅 延を積極的に利用し、ORゲート11nを経た転送パル スQn-1とレベルシフト後のクロックCKとの論理積 をANDゲート13nでとってシフトバルスOUTnと して出力するとともに、その論理積出力をORゲート1 1 n に帰還することで、従来技術では、回路規模の小型 化や低消費電力化の妨げとなっていたD-FFを必要と しない回路構成を実現している。

【0053】換言すれば、転送段の各々を、ORゲー ト、レベルシフタ、ANDゲートおよびパッファ、具体 的な回路例の一つとして、各々8個のPチャンネルMO SトランジスタQp1~Qp8, Qn1~Qn8、2個 のインバータ22、24およびバッファ23の簡単な回 路構成によって実現できるので、各転送段ごとにD-F Fを不要とする分だけ、シフトレジスタ全体の回路規模 の小型化および低消費電力化が図れる。

【0054】また、ANDゲート13nの出力パルスを 直接シフトパルスOUTnとして導出するとともに、転 送パルスQnとしてパッファ14nを経由して次段の転 30 送段10n+1に供給する構成を採っていることで、転 送パルスQnの伝送系とシフトパルスOUTnの出力系 とがパッファ14nによって分断され、しかも従来技術 のように、シフトパルスOUTnとして導出する際に前 段の転送パルスQn-1との論理積をとっていないた め、クロックCKに対するシフトパルスOUTnの出力 応答が、前段からの転送パルスの遅延の影響を受けず、 かつ、必要なときにn段目だけクロックCKのレベルシ フタ12nを動作させながら、シフト動作を繰り返すこ とができる。

【0055】 [適用例] 以上説明したレベルシフト機能 付きシフトレジスタは、表示装置、例えば画案の電気光 学素子として液晶セルを用いた液晶表示装置やエレクト ロルミネッセンス(EL)素子を用いたEL表示装置の 走査系を構成するシフトレジスタや、MOS型などに代 表されるX-Yアドレス型固体撮像装置の走査系を構成 するシフトレジスタなどに適用可能である。

【0056】但し、本発明はこれらの適用例に限定され るものではなく、レベルシフト機能を持つシフトレジス 夕全般に適用し得るものである。ここでは、一例とし

て、液晶表示装置の水平駆動系を構成するシフトレジス 夕に適用した場合を例にとって説明する。

【0057】図5は、駆動回路一体型液晶表示装置の構 成例を示す概略構成図である。本液晶表示装置では、そ の駆動方式として、画素の各々に対して個々の独立した 画素電極を配列し、これら画素電極の各々に薄膜トラン ジスタ(TFT; Thin FilmTransistor)などのスイッ チング素子を接続して画素を選択的に駆動する、いわゆ るアクティブマトリクス駆動方式(以下、アクティブマ トリクス型と記す)を用いている。

【0058】図5において、本例に係るアクティブマト リクス型液晶表示装置は、後述するように画素が行列状 (マトリクス状) に配置されてなる画素部31と、画素 部31の例えば上側に配置され、各画素への映像信号の 書き込みを例えば点順次で行う水平(H) 駆動系32 と、画素部31の例えば左側に配置され、各画素を行単 位で選択する垂直(V)駆動系33とを備え、水平駆動 系32および垂直駆動系33が画素部31と共に、例え ばTFTを用いて同一の基板(液晶パネル)34上に一、 体的に形成された構成となっている。

【0059】画素部31は、スイッチング素子として例 えばTFT(画素トランジスタ)が形成されたTFT基 板と、カラーフィルタや対向電極等が形成された対向基 板とを重ね合わせ、これら2枚の透明絶縁基板(例え ば、ガラス基板) 間に液晶材料を封入することによって 作製される。この画素部31において、行列状に配置さ れた各画素40は、スイッチング素子であるTFT41 と、このTFT41のドレイン電極に画素電極が接続さ れた液晶セル42と、TFT41のドレイン電極に一方 の電極が接続された補助キャパシタ43とから構成され

【0060】この画案構造において、各画素40のTF T41は、そのゲート電極が垂直方向(行方向)の画案 数Y(以下、垂直画素数Yと称す)に対応したy行分の ゲートライン44-1, 44-2, ......, 44-y-1, 44-y の各々にそれぞれ接続され、かつそのソース電極が水平 方向(列方向)の画素数X(以下、水平画素数Xと称 す) に対応したx列分の信号ライン45-1, 45-2, … ···, 45-x-1, 45-xの各々にそれぞれ接続されてい る。また、液晶セル42の対向電極および補助キャパシ タ43の他方の電極は、コモン電位Vcomが与えられ るコモンライン46に接続されている。

【0061】水平駆動系32は、水平画素数Xに対応し た段数のシフトレジスタからなるHスキャナ321と、 水平画素数Xに対応して設けられたx個の水平スイッチ 3 2 2-1~3 2 2-xとを有する構成となっている。Hス キャナ321はシフトレジスタによって構成され、水平 スタートパルスHStを水平クロックHckに同期して 順に転送することによって得られる各段の転送パルスを 50 水平走査パルスとして順に出力する。このHスキャナ3

21を構成するシフトレジスタとして、先述した実施形 態に係るレベルシフト機能付きシフトレジスタが用いら

【0062】Hスキャナ321には、外部から供給され る例えばTTLレベルの低電圧振幅の水平スタートパル スHstが、液晶パネル34上に作製されたレベル変換 回路35によって液晶の駆動に必要な高電圧振幅のパル スに変換されて入力される。水平クロックHckについ ては、外部から供給される例えばTTLレベルの低電圧 振幅のままHスキャナ321に入力され、先述したシフ 10 トレジスタ内のレベルシフタで高電圧振幅のクロックに 変換される。

【0063】水平スイッチ322-1~322-xは例えば MOSトランジスタからなり、Hスキャナ321から順 に出力される水平走査パルスに応答して順にオン状態と なることで、映像信号を画素部31の信号ライン45-1 ~45-xに順次供給する。

【0064】垂直駆動系33は、垂直画素数Yに対応し た段数のシフトレジスタからなるVスキャナ331によ って構成されている。Vスキャナ331は例えばシフト 20 レジスタによって構成され、垂直スタートパルスVst を垂直クロックVckに同期して順に転送することによ って得られる各段の転送パルスを垂直走査パルスとして 順に出力する。これら垂直走査パルスは、画素部31の ゲートライン44-1~44-yに順次与えられる。

【0065】なお、本適用例では、先述した実施形態に 係るレベルシフト機能付きシフトレジスタを、Hスキャ ナ321を構成するシフトレジスタとして用いるとした が、Vスキャナ331を構成するシフトレジスタとして 用いることも可能である。

【0066】このように、駆動回路一体型液晶表示装置 において、例えば水平駆動系のスキャナを構成するシフ トレジスタとして、先述したレベルシフト機能付きシフ トレジスタを用いることにより、当該シフトレジスタは 回路規模の小型化、低消費電力化が可能であるため、液 晶パネル34の駆動回路を形成する画素部周辺の領域

(額縁)の狭額縁化および液晶表示装置の低消費電力化 に大きく寄与できる。特に、レベルシフト機能付きシフ トレジスタがTFTを使用した製造ばらつきの大きいプ ロセスに有効な回路であるため、当該シフトレジスタの 40 適用例としては、駆動系を画素トランジスタと共にTF Tを用いて同一基板上に一体形成してなる駆動回路一体 型液晶表示装置が最適である。

【0067】本例に係る駆動回路一体型液晶表示装置。 は、ビデオカメラやデジタルスチルカメラなどのカメラ システムのモニターとして、あるいは携帯電話機やPD A (Personal Digital Assistants)などの携帯端末装置 の表示装置として用いて好適なものである。

【0068】図6は、本発明に係るカメラシステム、例

るビデオカメラの構成例を概略的に示すプロック図であ る。図6において、撮像デバイス、例えばCCD(Charg e Coupled Device)撮像素子51で被写体の撮像が行わ れ、その撮像信号はアナログ信号処理回路52およびカ メラ信号処理回路53で各種の信号処理が行われる。

【0069】具体的には、アナログ信号処理回路52で は、CCD撮像素子51から出力される撮像信号に対し て、当該撮像素子51の出力部で発生する1/fノイズ などを除去するためのCDS(相関二重サンプリング) 処理や、信号レベルを一定にするためのAGC(自動利 得制御)処理などの信号処理が行われる。また、カメラ 信号処理回路53では、輝度信号および色差信号の生成 や、オートホワイトバランス等の画質調整などの信号机 理が例えばデジタル処理にて行われ、最終的にアナログ 映像信号として出力される。

【0070】このアナログ映像信号は、記録/再生部5 4に供給される。記録/再生部54は、入力されるアナ ログ映像信号を磁気テープなどの記録媒体55に記録

(あるいは、画像メモリなどの記憶媒体に記憶) し、ま た記録媒体55に記録されている記録情報を再生する。

【0071】本カムコーダは、撮像中の被写体(撮像画 像)を確認するための表示装置として、液晶モニタ56 および液晶ピューファインダ57を備えている。これら 液晶モニタ56および液晶ビューファインダ57とし て、先述した実施形態に係る駆動回路一体型液晶表示装 置が用いられる。そして、液晶モニタ56および液晶ビ ューファインダ57には、ドライバIC58でコモン電 位Vcomを中心に交流駆動化されたアナログ映像信号 が、切り替えスイッチ59を介して選択的に供給され る。

【0072】このように、本発明に係るカメラシステム では、液晶モニタ56および液晶ピューファインダ57 として、先述した実施形態に係る駆動回路一体型液晶表 示装置を用いていることにより、当該液晶表示装置は狭 額縁化および低消費電力化が可能であるため、本力メラ システムの小型化および低消費電力化に大きく寄与でき

【0073】なお、本適用例では、液晶モニタ56およ び液晶ピューファインダ57の双方に、先述した実施形 態に係る駆動回路一体型液晶表示装置を用いるとした が、いずれか一方のみに用いるようにしても良く、また いずれか一方の液晶表示装置を備えたビデオカメラやデ ジタルスチルカメラなどのカメラシステムに対しても同 様に適用可能である。

【0074】図7は、本発明に係る携帯端末装置、例え ば携帯電話機の構成の概略を示す外観図である。本例に 係る携帯電話機は、装置筐体61の前面側に、スピーカ 部62、表示部63、操作部64およびマイク部65が 上部側から順に配置された構成となっている。かかる構 えばVTR機能を一体的に搭載したカムコーダと称され 50 成の携帯電話機において、表示部63には例えば液晶表

示装置が用いられ、この液晶表示装置として、先述した 実施形態に係る駆動回路一体型液晶表示装置が用いられる。

【0075】このように、携帯電話機やPDAなどの携帯端末装置において、先述した実施形態に係る駆動回路一体型液晶表示装置を表示部53として用いることにより、当該液晶表示装置は狭額縁化および低消費電力化が可能であるため、本端末装置の小型化および低消費電力化に大きく寄与でき、特に低消費電力化によってパッテリの使用時間を延長できる効果がある。

#### [0076]

【発明の効果】以上説明したように、本発明によれば、 レベルシフト機能付きシフトレジスタの各転送段を、従 来技術では回路規模の小型化や低消費電力化の妨げとな っていたD-FFを必要としない回路構成で実現してい るので、回路規模の縮小化および低消費電力化が図れ る。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態に係るレベルシフト機能付きシフトレジスタの構成を示すプロック図である。

【図2】本実施形態に係るレベルシフト機能付きシフト レジスタの回路動作を説明するためのタイミングチャー トである。 【図3】本実施形態に係るレベルシフト機能付きシフト レジスタの等価回路図である。

【図4】 n段目の転送段を実現するための具体的な回路 構成例を示す回路図である。

[図5] 駆動回路一体型液晶表示装置の構成例を示す概略構成図である。

【図6】本発明に係るカメラシステムの構成例を概略的 に示すプロック図である。

【図7】本発明に係る携帯端末装置の構成の概略を示す 10 外観図である。

【図8】従来例に係るレベルシフト機能付きシフトレジスタの構成を示すプロック図である。

【図9】従来例に係るレベルシフト機能付きシフトレジスタの回路動作を説明するためのタイミングチャートである。


【図10】従来例に係るレベルシフト機能付きシフトレジスタの等価回路図である。


#### 【符号の説明】


10n-1~10n+1…転送段、11n-1~11n 20 +1…ORゲート、12n-1~12n+1…レベルシ フタ、13n-1~13n+1…ANDゲート、14n -1~14n+1…パッファ


| (M 1) | (M 1

[図3]











【図8】





#### フロントページの続き

(51) Int. Cl. 7

識別記号

G 0 9 G 3/20

H04N 5/66

102

(72)発明者 青山 孝志

愛知県刈谷市豊田町2丁目1番地 株式会

社豊田自動織機製作所内

FI

テーマコード(参考)

G 0 9 G 3/20

680V

HO4N 5/66

102B

F ターム(参考) 2H093 NC22 NC34 NC35 ND39 ND42 \*

ND49

5C006 AC11 AC21 AF72 BB16 BC11

BC16 BC20 BF03 BF06 BF26

BF46 FA47

5C058 AA06 BA01 BA04 BA26

5C080 AA06 AA10 BB05 DD22 DD26

FF11 HH10 JJ02 JJ03 JJ04

JJ06 KK02 KK07 KK43

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

□ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.